

DOI:10.3969/j.issn.1003-5060.2026.08.006

宽温度范围高精度带隙基准源设计

陈红梅, 万方莉, 陶金龙, 沈睿婷

(合肥工业大学 微电子学院, 安徽 合肥 230601)

摘要:文章设计实现一种宽温度范围高精度高阶温度补偿带隙基准源。该结构利用正向偏置三极管负比于绝对温度(complementary to absolute temperature, CTAT)的基极-发射极电压 V_{BE} 与正比于绝对温度(proportional to absolute temperature, PTAT)的 ΔV_{BE} 进行良好平衡,从而实现一阶温度补偿;同时利用分段温度补偿电路,实现低温段和高温段的曲率补偿,从而在宽温度范围内获得较低的温度漂移。为进一步提高输出精度,核心运放采用折叠式共源共栅结构以获得较高增益,并引入斩波技术,减小器件失配和噪声的影响;此外,为满足工艺一致性,设计了修调电路。该带隙基准源电路基于TSMC 0.18 μm BCD工艺进行设计,在3.3~5.0 V电源电压下后仿真结果表明,温度范围为-40~125 $^{\circ}\text{C}$ 的条件下,所设计的带隙基准源在各工艺角下的温度系数均低于 $10^{-5} \text{ }^{\circ}\text{C}^{-1}$,输出电压为2.5 V,静态功耗为45 μA ,电压精度误差低于0.2%。

关键词:斩波调制;分段补偿电路;高精度;修调电阻;带隙基准

中图分类号:TN433

文献标志码:A

文章编号:1003-5060(2026)08-1039-08

Design of high precision bandgap reference with wide temperature range

CHEN Hongmei, WAN Fangli, TAO Jinlong, SHEN Ruiting

(School of Microelectronics, Hefei University of Technology, Hefei 230601, China)

Abstract: In this paper, a high precision and high order temperature compensation bandgap reference with wide temperature range is designed and implemented. This structure achieves first-order temperature compensation by well balancing the base-emitter voltage V_{BE} of a forward-biased triode, which exhibits a complementary to absolute temperature(CTAT) characteristic, and the ΔV_{BE} with a proportional to absolute temperature(PTAT) characteristic. In addition, the piecewise temperature compensation circuit is used to realize the curvature compensation of the low and high temperature sections, so as to achieve a low temperature drift in a wide temperature range. In order to further improve the output accuracy, the core operation amplifier adopts the folding common-source common-gate structure to obtain higher gain, and the chopper technology is added to reduce the influence of device mismatch and noise. Finally, in order to meet the process consistency, a trimming circuit is designed. The bandgap reference circuit is designed based on the TSMC 0.18 μm BCD process. Post-layout simulation results show that with a supply voltage of 3.3-5.0 V and a temperature range of -40-125 $^{\circ}\text{C}$, the temperature coefficient of the designed bandgap reference at each process corner is lower than $10^{-5} \text{ }^{\circ}\text{C}^{-1}$, and the output voltage is 2.5 V. The static power consumption is 45 μA , and the voltage accuracy error is less than 0.2%.

Key words: chopper modulation; piecewise curvature compensation circuit; high precision; trimming resistor; bandgap reference

收稿日期:2024-04-16;修回日期:2024-05-22

基金项目:安徽省重点研究与开发计划资助项目(202104g01020008)

作者简介:陈红梅(1986—),女,湖北咸宁人,博士,合肥工业大学副教授,硕士生导师,通信作者,E-mail:hmchen@hfut.edu.cn.

0 引言

高精度带隙基准源为各种数模混合集成电路和片上系统提供稳定的电压或电流源,具有至关重要的作用。随着电子电力技术的发展与进步,对基准源的精度提出了更高要求^[1-3]。传统带隙基准利用工作在不同电流密度下的三极管基极-发射极电压差 ΔV_{BE} 与三极管的基极-发射极电压 V_{BE} 按一定权重相加,得到与温度无关的基准电压,实现一阶曲率补偿。该电路结构简单,但只能在较窄的温度范围内实现低温漂。为了在较宽的温度范围内获得较低温漂,需引入高阶曲率补偿技术。文献[4]通过使用运算放大器产生一个与绝对温度成反比(complementary to absolute temperature, CTAT)的电流来实现高阶曲率补偿,但该电路对器件失配的敏感度很高。文献[5-6]借助双带隙基准也可实现高阶曲率补偿,但由于高阶补偿电路中使用 MOS 管,并需其在弱反型区工作,补偿温度范围仍然受到限制。其他曲率补偿技术还包括分段线性积分法^[7]、电阻温度系数法^[8]以及指数曲率补偿技术^[9]等。其中:电阻温度系数法设计简单、易于实现且能耗较低,但因主要依赖电阻工艺参数实现温度曲线修正,受工艺限制较大;指数曲率补偿技术^[9-11]需在三极管中控制基极电流,并合理确定发射极区域大小和电阻取值以达到最佳效果,设计难度较高,且不适用于低电源电压(1~3 V)场合;相比之下,分段线性积分法^[7]灵活性好,适用于多种基准结构,通过调节电路参数可以达到最佳补偿效果。

为实现宽温度范围内输出电压稳定,本文设计一种分段线性补偿电路,根据高低温曲率差异进行参数设计,实现全温度范围的有效补偿,并在输出端引入修调电路网络,通过微调满足工艺一致性要求;同时,为克服工艺失配和器件低频噪声的影响,本文采用带斩波结构的折叠共源共栅运放来减小失配和噪声;最后,基于 TSMC 0.18 μm BCD 工艺进行设计,在 3.3~5.0 V 电源电压及 -40~125 $^{\circ}\text{C}$ 温度范围条件下,带隙基准源在各工艺角下的温度系数均低于 $10^{-5}^{\circ}\text{C}^{-1}$,输出电压为 2.5 V,精度误差低于 0.2%。

1 基准电压源原理和主要误差分析

1.1 基准电压源原理

根据半导体器件的基本原理,三极管基极-发射极电压 V_{BE} 随温度升高而降低,呈现负温度特

性。当 2 个三极管在不同电流密度下工作时,其基极-发射极电压差 ΔV_{BE} 随温度升高而上升。通过合理加权,可得具有一阶补偿效果的零温漂基准电压。

经典结构带隙基准源结构如图 1 所示。

对于基极-发射极正向偏置工作的三极管, V_{BE} 与温度 T 的关系表达式为:

$$V_{BE} = V_{C0} - \left[V_{C0} - V_{BE}(T_r) \frac{T}{T_r} - (\eta - \alpha) V_T \ln \left(\frac{T}{T_r} \right) \right] \quad (1)$$

其中: V_{C0} 为硅在绝对零度下的带隙电压值; T 为绝对温度; T_r 为参考温度; η 为有关工艺参数; α 为集电极电流的温度指数; V_T 为热电压。

三极管 Q_1 与 Q_2 的基极-发射极电压差为:

$$\Delta V_{BE} = V_T \ln \left(\frac{I_0}{I_{S2}} \right) - V_T \ln \left(\frac{nI_0}{I_{S2}} \right) = -V_T \ln n \quad (2)$$

对温度 T 求导得:

$$\frac{\partial |\Delta V_{BE}|}{\partial T} = \frac{\partial |V_T|}{\partial T} \ln n = \frac{k}{q} \ln n > 0 \quad (3)$$

其中: q 为电子电荷; 三极管 Q_1 与 Q_2 的面积比为 n 。由式(1)、式(2)可知, ΔV_{BE} 为正温度系数电压。




图 1 经典结构带隙基准源结构

在运算放大器 A_1 的虚短作用下,节点电压 V_X 等于 V_Y ,因此电阻器 R_1 上的电压等于晶体管 Q_1 与 Q_2 的基极-发射极电压差。具有相同宽长比(W/L)的 P_0 、 P_1 和 P_2 组成电流镜结构,因此与绝对温度成正比(proportional to absolute temperature, PTAT)电流为:

$$I_1 = I_2 = \frac{V_T}{R_1} \ln n \quad (4)$$

电阻器 R_2 上通过的正温度系数电流 I_3 会产

生随温度升高而增大的电压,该电压大小为 $I_3 R_2$ 。将该电压与三极管 Q_3 的基极-发射极间的负温度系数电压 V_{BE3} 相加,即可获得与温度不相关的基准电压为:

$$V_{\text{ref}} = V_{BE3} + M \frac{R_2}{R_1} V_T \ln n \quad (5)$$

为得到 $T = 300 \text{ K}$ 时零温度系数,计算得 $(R_2/R_1)M \approx 17.2/\ln n$ (M 为 P_2 并联数)。

经典带隙基准结构的一阶补偿结果如图 2a 所示,其零温漂范围较窄,当温度过高或过低时,温漂增大,因此难以适用于宽温度范围应用场合。鉴于该曲线在低温段呈正温度特性,在高温段呈负温度特性,本文在传统一阶补偿基础上,提出一种高、低温段分段温度补偿方案,即在高温段引入负温度补偿电流以抵消负温度特性,在低温段引入正温度补偿电流以抵消正温度特性,具体实现方式如图 2b 所示。因此,在宽温度范围内,该方案能够输出低温漂基准电压,如图 2c 所示。图 2 展示了三段式分段温度补偿原理图。其中: T_0 为零温度系数点,即温度特性曲线斜率为 0 的点; T_L 、 T_H 分别为低温段和高温段的补偿点。




图 2 三段式分段温度补偿原理图

1.2 带隙基准主要误差来源分析

带隙基准电路中存在非理想因素,导致其无法精确输出电压。本文简要介绍带隙基准中客观存在的几类非理想因素。

首先是器件失配,包括电流镜 P_1 与 P_2 的失配、晶体管 Q_1 与 Q_2 的失配、电阻的失配以及放

大器的失调电压对 V_{ref} 的影响^[2]。根据已有的电路模型,可推算出各项因素引起的具体误差。

1) 电流镜 P_1 与 P_2 的失配对带隙基准的影响。假设 3 条支路电流分别为 I_1 、 I_2 、 I_3 。理想情况下, I_1 与 I_2 两条支路的电流大小应相等,但由于 P_1 、 P_2 的尺寸偏差,两者之间存在电流拷贝偏差。设该偏差倍数为 δ 时有:

$$I_1 = (1 + \delta) I_2 \quad (6)$$

$$I_3 = M I_2 \quad (7)$$

$$I_2 = \frac{V_T}{R_1} \frac{n}{1 + \delta} \ln n \quad (8)$$

$$\Delta I_2 = \frac{V_T}{R_1} (1 + \delta) \ln n \quad (9)$$

由于 δ 远小于 1, ΔI_2 可近似化简为:

$$\Delta I_2 = \frac{V_T}{R_1} \delta \quad (10)$$

此时 V_{ref} 的误差值为:

$$\Delta V_{\text{ref}}(M) = M \frac{V_T}{R_1} \delta R_2 \quad (11)$$

2) 电阻之间的不匹配对带隙基准的影响。假设电阻 R_2 的偏差为 1%, 则有:

$$\Delta V_{\text{ref}} = M \frac{\Delta R_2}{R_1} V_T \ln n \quad (12)$$

$$\Delta V_{\text{ref}}(R) \approx M \times 0.5 \text{ mV} \quad (13)$$

3) 三极管 Q_1 与 Q_2 的失配对带隙基准的影响。三极管 Q_1 与 Q_2 在工艺制造中存在尺寸误差,如两晶体管因面积失配而无法达到所设计的比例,由此产生的误差为 10~15 mV。

$$\Delta V_{\text{ref}}(n) = \frac{R_2}{R_1} V_T (\ln n) \frac{\Delta n}{n} \quad (14)$$

其中, Δn 为三极管 Q_1 、 Q_2 实际面积倍数与设计值 n 的差值。

4) 放大器的失调电压对带隙基准的影响。假设失调电压为 V_{OS} , 则有:

$$V_{BE1} + I R_1 + V_{\text{OS}} = V_{BE2} \quad (15)$$

$$I R_1 = V_T \ln n - V_{\text{OS}} \quad (16)$$

$$I = \frac{V_T}{R_1} \ln n - \frac{V_{\text{OS}}}{R_1} \quad (17)$$

$$\Delta I = -\frac{V_{\text{OS}}}{R_1} \quad (18)$$

此时 V_{ref} 的误差值为:

$$\Delta V_{\text{ref}}(V_{\text{OS}}) = (R_2/R_1) V_{\text{OS}} \quad (20)$$

因此,失调电压会被放大 R_1/R_2 倍。

带隙基准电路中使用的器件主要包括 MOS 管、三极管和电阻,在这些器件中,低频范围内最大的噪声为 MOS 管的闪烁噪声,电阻会引入热噪声;同时,三极管 Q_1 和 Q_2 生成的 PTAT 电流

也会带来一定噪声。设计过程中,适当增大 MOS 管的长宽可降低闪烁噪声。本文设计中,考虑在运放中加入斩波结构和滤波器,以在降低失配误差的同时滤除低频噪声。

最后,分析温度引起的带隙基准误差。由式(2)可知, Q_1 与 Q_2 之间的基极-发射极电压差 ΔV_{BE} 与温度无关,其正温度系数不受温度影响,而一阶温度补偿则呈现负温度特性,即

$$\frac{\partial V_{BE}}{\partial T} = \frac{V_{BE} - (4 + m)V_T - E_g}{q}T \quad (21)$$

其中: $m \approx -1.5$; $E_g = 1.12 \text{ eV}$,为硅的带隙能量。由式(21)可知,用于补偿的负温度系数电压受温度影响较大,当温度发生变化时,补偿后的结果仍存在误差。一个典型 CMOS 带隙基准的部分误差源所占误差比例见表 1 所列。

表 1 典型带隙基准的误差源及其占比

误差类型	典型值	误差占比/%
电流镜失配	$\pm 6 \text{ mV}$	± 7.50
电阻失配	$\pm 1\%$	± 0.50
BJT 内部电阻	$250 \text{ }\Omega$	± 0.04
运放失配电压	$\pm 10 \text{ mV}$	± 8.00

针对上述误差来源,本文采用斩波电路以消除器件失配和噪声的影响,通过电阻修调以克服工艺偏差的影响,并采用分段补偿以抑制器件温漂对输出电压的影响。

2 高精度带隙基准电路设计

本文设计的带隙基准电路如图 3 所示。




图 3 本文设计的带隙基准电路图

该电路主要包括核心带隙基准电路、高阶温度补偿电路、输出缓冲放大器和修调电路。其中,核心带隙基准输出电压为 1.21 V ,最终输出参考电压为 2.5 V 。

为克服工艺偏差的影响,本设计对电阻进行

修调:修调电阻 1 用于带隙基准核心电路的修调,修调电阻 2 用于输出缓冲器的电阻修调。

2.1 核心基准电压(BGRk-core)产生结构

在带隙基准电路设计中,核心运放的增益越高,X、Y 节点的钳位能力越好,输出电压精度越高。核心带隙基准电路如图 4 所示。

普通单级运放的增益难以满足要求,本设计采用折叠式共源共栅运放,其输入输出电压范围相比套筒结构更宽泛,增益适中。输入对管采用 PMOS,有利于在较低电源电压下正常工作。为消除失调电压并降低低频噪声,在核心运放中加入斩波开关。通过斩波调制作用,将低频噪声调制到高频,再经低通滤波器滤除。但斩波调制会在输出端产生纹波,为避免使用较大的片外电容,在输出端加入陷波电容 C_{S1} 和 C_{S2} 以消除输出电压纹波。




图 4 核心带隙基准电路

带斩波的运放和滤波器电路如图 5 所示。




图 5 带斩波和陷波滤波器的运放电路

为了在斩波调制过程中有用信号不会发生混

叠,斩波的频率需满足:

$$f_{\text{chopper}} \geq KB_{\text{signal}} + f_{\text{corner}} \quad (22)$$

其中:系数 $K \geq 2$; f_{corner} 为噪声转角频率。为了有效减小低频 $1/f$ 噪声并保持热噪底不变,设计的运放单位增益带宽应当至少大于斩波频率的 10 倍,即需要满足:

$$G_{\text{BWOP}} \geq 10f_{\text{chopper}} \quad (23)$$

本文设计的修调电路如图 6 所示。修调电阻 1(图 6a)电路位于核心带隙基准电路 R_2 电阻器处(图 4)。




图 6 本文设计的修调电路

核心修调电阻 1 修调的目标是将基准电压的

温漂控制在 $10^{-5} \text{ } ^\circ\text{C}^{-1}$ 以内。核心输出 $V_{\text{ref_core}}$ 的目标值为 1.2081 V ($27 \text{ } ^\circ\text{C}$),此时可以保证基准电压最小。设置修调步长 V_{LSB} 为 2 mV ,修调位数 $b_{\text{bits}}=3$,则修调电压范围为:

$$V_{\text{FS}} = V_{\text{LSB}}(2^{b_{\text{bits}}} - 1) = 14 \text{ mV} \quad (24)$$

修调后电压为 $(1.208 \pm 0.014) \text{ V}$,即 $1.1941 \sim 1.2221 \text{ V}$ 。设置了 6 个 MOS 开关 C_2 、 C_1 、 C_0 、 D_0 、 D_1 、 D_2 ,其中 C_0 、 C_1 、 C_2 默认接低电平, D_0 、 D_1 、 D_2 默认接高电平。当 C_0 、 C_1 、 C_2 接高电平时,修调网络整体阻值减小, $V_{\text{ref_core}}$ 减小,实现从大到小的修调效果;当 D_0 、 D_1 、 D_2 接低电平时,修调网络整体阻值增大。

2.2 高阶补偿电路的设计

传统一阶补偿后,输出电压只能在极窄的温度范围内实现低温漂。当温度过低或过高时,输出电压的温漂特性将变差,因此需要进一步进行高温和低温温度特性补偿。本文基于分段线性补偿法的原理,将整个温度段 $-40 \sim 125 \text{ } ^\circ\text{C}$ 划分为 3 个子区间,对每个温度段的曲线逐一进行补偿,从而在宽温度范围内显著降低基准输出电压的温漂。分段温度补偿电路如图 7 所示。




图 7 分段温度补偿电路

为了实现高低温补偿,首先需要产生 2 个不同温度特性的电流 I_{PTAT} 、 I_{CTAT} 。其中: I_{PTAT} 可由核心基准电路产生,见图 4; I_{CTAT} 产生电路由 $M_7 \sim M_{10}$ 、 Q_3 、 R_1 组成。 M_7 的栅极接带隙基准核心支路镜像出来的偏置电压 $V_{\text{out_amp}}$,为 Q_3 管提供偏置电流; M_9 、 M_{10} 电流镜的钳位作用使 R_1 两端的电压与 Q_3 的 V_{BE} 相等。随着温度变化, R_1 两端的压降将跟随 V_{BE} 变化,从而产生负温度系数电流 I_{CTAT} ,其表达式为:

$$I_{\text{CTAT}} \approx \frac{V_{\text{BE3}}}{R_1} \quad (25)$$

低温段补偿电路由 $M_1 \sim M_6$ 组成。 I_{PTAT_1} 由 M_1 镜像带隙基准核心电路中三极管支路中的

I_{PTAT} 得到, I_{CTAT_1} 由 I_{CTAT} 产生电路通过 M_8 、 M_4 和 M_6 、 M_5 电流镜复制得到,则有:

$$I_{\text{CTAT}_1} = k_1 \frac{V_{\text{BE3}}}{R_1} \quad (26)$$

$$I_{\text{PTAT}_1} = k_2 I_{\text{PTAT}} = \frac{(W/L)_1}{(W/L)_0} I_{\text{PTAT}} \quad (27)$$

其中, k_1 、 k_2 为电流镜拷贝比例。 M_1 、 M_2 、 M_5 可实现 I_{CTAT_1} 与 I_{PTAT_1} 求差,再通过 M_2 、 M_3 电流镜复制得到低温段补偿电流 I_{comp_L} 。若不考虑沟道长度调制效应,则有:

$$I_{\text{comp}_L} = (I_{\text{CTAT}_1} - I_{\text{PTAT}_1}) \frac{(W/L)_3}{(W/L)_2} \quad (28)$$

当温度低于 T_L 时, $I_{\text{CTAT}_1} > I_{\text{PTAT}_1}$,有电流通过

M_2 管, M_3 上产生低温补偿电流, 温度越低, 补偿电流越大。 I_{CTAT_1} 随温度升高而减小, I_{PTAT_1} 随温度升高而增大, 则 I_{comp} 逐渐减小, 在 T_L 处降低为 0。通过设计 k_1 、 k_2 的值, 使 $I_{CTAT_1} = I_{PTAT_1}$, 确定设计的 T_L (低温补偿温度临界点)。

高温段补偿电路由 $M_{11} \sim M_{16}$ 组成。 I_{PTAT_2} 由 M_{14} 镜像带隙基准核心电路中 BJT 支路的 I_{PTAT} , 再经 M_{16} 、 M_{15} 电流镜复制, 得到 $k_3 I_{PTAT}$, 其中 k_3 为拷贝比例。 I_{CTAT_1} 由 I_{CTAT} 产生电路经 M_8 、 M_{11} 电流镜复制, 得到 $k_4 I_{CTAT}$ 。 M_{11} 、 M_{12} 、 M_{15} 可实现 I_{PTAT_2} 与 I_{CTAT_2} 求差运算, 差值再经 M_{12} 、 M_{13} 电流镜复制, 得到高温段补偿电流 I_{comp_H} 。

若不考虑沟道长度调制效应, 则有:

$$I_{comp_H} = (I_{PTAT_2} - I_{CTAT_2}) \frac{(W/L)_{13}}{(W/L)_{12}} \quad (29)$$

当温度低于 T_H 时, $I_{PTAT_2} < I_{CTAT_2}$, 无电流通过 M_{12} 、 M_{13} 管。当温度高于 T_H 时, $k_3 I_{PTAT_2} > k_4 I_{CTAT_2}$, M_{13} 镜像得到正温度系数的高温段补偿电流 I_{comp_H} , 随着温度升高, 补偿电流增大。同理, 可根据低温段补偿电流的方法, 通过设计 k_3 、 k_4 的值, 使 $I_{CTAT_2} = I_{PTAT_2}$ 成立, 确定 T_H (高温补偿温度临界点)。

本文设计带隙基准电压源工作温度的范围为 $-40 \sim 125^\circ\text{C}$, 并设计将工作温度范围均分为 3 个温度段, 每个温度段为 55°C , 设计 k_1 、 k_2 、 k_3 和 k_4 的值, 确定低温补偿临界温度 $T_L = 15^\circ\text{C}$, 高温补偿临界温度 $T_H = 70^\circ\text{C}$ 。本设计得到补偿电流 I_{comp} 表达式为:

$$I_{comp} = \begin{cases} I_{comp_H}, & T \leq T_L; \\ 0, & T_L < T \leq T_H; \\ I_{comp_L}, & T > T_H \end{cases} \quad (30)$$

核心带隙基准电压经过三段式分段温度补偿后的基准电压输出为:

$$V_{ref} = V_{BE3} + \left(M \frac{V_T \ln n}{R_1} + I_{comp} \right) R_2 \quad (31)$$

其中: V_T 为热电压; n 为三极管 Q_1 与 Q_2 并联数之比; M 为 P_1 与 P_2 并联数之比; I_{comp} 为补偿电流。

2.3 输出缓冲级模块电路

本文设计的带隙基准电路输出电压要求为 2.5 V 。为增加带载能力, 电路在输出 1.21 V 低温漂电压的基础上增加了缓冲级电路。此外, 由于不同工艺角下补偿效果和放大效果存在偏差, 为保证输出电压在不同工艺角下精度一致, 需对

缓冲级运放的电阻 R_3 进行修调 (修调电阻设计见图 6b)。

输出缓冲级电路如图 8 所示。

输出 V_{out} 的目标值为 $(2.50 \pm 0.05)\text{ V}$, 设置修调步长 V_{LSB} 为 2 mV , 修调位数 $b_{bits} = 4$, 则修调电压范围为:

$$V_{FS} = V_{LSB} (2^{b_{bits}} - 1) = 30\text{ mV} \quad (32)$$

修调后电压为 $(2.500 \pm 0.030)\text{ V}$, 即 $2.470 \sim 2.530\text{ V}$ 。设置了 8 个 MOS 开关 A_3 、 A_2 、 A_1 、 A_0 、 B_0 、 B_1 、 B_2 、 B_3 。其中 A_0 、 A_1 、 A_2 、 A_3 默认接低电平, B_0 、 B_1 、 B_2 、 B_3 默认接高电平。当 A_0 、 A_1 、 A_2 、 A_3 接高电平时, 修调网络整体阻值减小, V_{out} 增大, 实现了从小到大的修调效果; 当 B_0 、 B_1 、 B_2 、 B_3 接低电平时, 修调网络整体阻值增大, V_{out} 减小, 实现了从大到小的修调效果。




图 8 输出缓冲级电路

3 整体电路仿真与分析

本文基于 TSMC $0.18\text{ }\mu\text{m}$ BCD 工艺, 设计并实现一款高精度、低温漂的带隙基准电压源。该带隙基准电压源电路版图如图 9 所示, 面积为 $138.02\text{ }\mu\text{m} \times 149.67\text{ }\mu\text{m}$ 。电路在 5.0 、 3.3 V 电源电压下均可正常工作, 输出电压为 2.5 V 。所有工艺角下温漂均低于 $10^{-5}\text{ }^\circ\text{C}^{-1}$, 静态功耗为 $45\text{ }\mu\text{A}$ 。




图 9 本文高精度低温漂的带隙基准电压源电路版图

3.1 补偿前核心带隙基准的直流温度扫描

通过对 $-40\sim 125\text{ }^{\circ}\text{C}$ 温度范围进行扫描,并加入带有工艺角的蒙特卡洛仿真,带隙基准电路输出仿真结果如图10所示。

仿真结果表明,核心带隙基准的输出受工艺角误差影响较大。在各种极限工艺角下^[12],由于零温度系数点 T_0 的漂移,整体温度系数表现不佳,电压偏差较大。




图10 全工艺角下温度特性曲线仿真图

3.2 分段补偿后带隙基准仿真

3.2.1 补偿电流

补偿电路产生的补偿电流大小如图11所示。

图11中:低温补偿电流范围是 $-40\sim 15\text{ }^{\circ}\text{C}$,为负温度系数电流;高温补偿电流范围是 $70\sim 125\text{ }^{\circ}\text{C}$,为正温度系数电流。





图11 补偿电流随温度变化


3.2.2 补偿后带隙基准输出的 Corner 分析

在 5.0 V 和 3.3 V 电源电压下,带隙基准在5个典型工艺角下的输出随温度变化的曲线如图12所示。

从图12可以看出,本文电路可在不同工艺角下实现输出电压为 $(2.500\pm 0.050)\text{ V}$,且温度漂移均低于 $10^{-5}\text{ }^{\circ}\text{C}^{-1}$ 。



(a) 5.0 V 电压下5种工艺角温度特性




(b) 3.3 V 电压下5种工艺角温度特性


图12 2种不同电压下5种工艺角温度特性

3.2.3 补偿后带隙基准输出的蒙特卡洛分析

通过大量次数的仿真,采用数学统计方法模拟实际生产情况,带隙基准能够正常启动,且输出电压稳定在一定范围内。本文仿真次数设为100,仿真结果分别如图13所示。



(a) 5.0 V 电压下蒙特卡洛仿真结果



(b) 3.3 V 电压下蒙特卡洛仿真结果

图13 2种电压下蒙特卡洛仿真结果

从图 13 可以看出,本设计输出的电压偏差在 1.100 mV 以内。

本文带隙基准电路与同类型带隙基准电路中关键参数对比见表 2 所列。

从表 2 可以看出,本文电路具有较小的温度系数,实现全工艺角下准确输出,因此更适用于实际应用。

表 2 本文带隙基准电路关键参数与其他文献性能对比

参数	本文	文献[13]	文献[14]	文献[15]
工艺/ μm	0.18	0.35	0.35	0.18
电源电压/V	3.3~5.0	2.5~7.0	5.0	3~50
温度范围/ $^{\circ}\text{C}$	-40~125	-55~125	-40~125	-40~130
温度系数/ ($10^{-6} \text{ }^{\circ}\text{C}^{-1}$)	<10.0	13.8	26.9	9.6

4 结 论

本文设计了一种适用于宽温度范围的高精度高阶温度补偿带隙基准源。对核心带隙基准电路采用高温段和低温段分段补偿的方法,实现全温度范围的有效补偿;同时采用带斩波结构的运放,有效减小失配误差并降低噪声。在 5.0 V 和 3.3 V 电源电压下,电路均能正常工作,输出不受温度影响的 2.5 V 基准电压。电路中设计了修调电阻网络,以实现高精度输出。整体电路的静态电流为 45 μA 。最终仿真结果表明,所有工艺角下输出电压温漂均低于 $10^{-5} \text{ }^{\circ}\text{C}^{-1}$,最低可达 $2.8 \times 10^{-6} \text{ }^{\circ}\text{C}^{-1}$,输出电压误差精度低于 0.2%。

[参 考 文 献]

- [1] Perry R T, Lewis S H, Brokaw A P, et al. A 1.4 V supply CMOS fractional bandgap reference[J]. IEEE Journal of Solid-State Circuits, 2007, 42(10): 2180-2186.
- [2] Kim D J, Lee K Y. A design of low power and small area 8 bit 200 kS/s synchronous single-ended SAR ADC[C]// 2022 IEEE 37th International Technical Conference on Circuits, Systems, Computers and Communications (ITC-

CSCC). Phuket: IEEE, 2022: 641-643.

- [3] 蔡伟, 陆铁军, 王宗民. 一种基于横向 PNP 管的低失调 CMOS 带隙基准源[J]. 微电子学与计算机, 2007(7): 156-159.
- [4] Charalambos M A, Savvas K, Julius G. A novel wide-temperature-range, 3.9 ppm/ $^{\circ}\text{C}$ CMOS bandgap reference circuit[J]. IEEE Journal of Solid-State Circuits, 2012, 57(2): 574-581.
- [5] Ma B, Yu F. A novel 1.2 V 4.5 ppm/ $^{\circ}\text{C}$ curvature-compensated CMOS bandgap reference[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2014, 61(4): 1026-1035.
- [6] 吴志明, 杨鹏, 吕坚, 等. 非线性补偿的低温漂低功耗 CMOS 带隙基准源的设计[J]. 电子科技大学学报, 2009, 38(1): 138-140.
- [7] Rincon-Mora G, Allen P. A 1.1 V current-mode and piecewise linear curvature-corrected bandgap reference[J]. IEEE Journal of Solid-State Circuits, 1998, 33(10): 1551-1554.
- [8] Leung K N, Mok P, Leung C Y. A 2 V, 23 μA , 5.3 ppm/ $^{\circ}\text{C}$ curvature-compensated CMOS bandgap voltage reference[J]. IEEE Journal of Solid-State Circuits, 2003, 38(3): 561-564.
- [9] Dindhoria N, Reddy G S R, Maheshwaram S. Resistive calibrated zero temperature coefficient band gap reference (BGR)[C]// 2022 International Symposium on Smart Electronic Systems (iSES). Warangal: IEEE, 2022: 590-593.
- [10] Lee I, Kim G, Kim W. Exponential curvature compensated BiCMOS bandgap references[J]. IEEE Journal of Solid-State Circuits, 1994, 29(11): 1396-1403.
- [11] 顾宇晴, 李婷, 王小力. 一种带分段曲率补偿的带隙基准电压源[J]. 微电子学, 2017, 47(1): 26-29.
- [12] Jain S, Kanchetla V K, Zele R. A sub-1 V current mode bandgap voltage reference in standard 65 nm CMOS process[C]// 2017 IEEE 15th Dallas Circuit and System Conference. Piscataway: IEEE, 2017: 1-5.
- [13] 祝少良, 李文昌. 一种开关电带隙基准电压源[J]. 半导体技术, 2022, 47(11): 879-885.
- [14] 刘伟, 孙正龙, 张旭, 等. 一种带新型失调消除技术的基准电压源[J]. 电子元件与材料, 2021, 40(10): 1028-1033, 1039.
- [15] 温立国, 沈红伟, 田露, 等. 一种宽输入高 PSRR 高精度的带隙基准电路[J]. 中国集成电路, 2022, 31(9): 29-35, 56.

(责任编辑 胡亚敏)